在刚刚结束的架构日活动上，英特尔正式对外公布了大量的技术信息，其中就包括了备受关注的Xe架构GPU，以及下一代桌面处理器架构Alder Lake，还有新一代的10nm SuperFin增强工艺技术。
在英特尔公布的技术信息中，有人注意到了Xe架构的制作工艺似乎有点复杂，其中优秀异的核心Xe_HPC，代号Ponte Vecchio（“维琪奥桥”），前所未有的用上了四种纳米工艺制程。从目前已知的信息来看，Xe_HPC主要面向企业级的数据中心以及大型服务器等平台的搭建，近期建成的美国能源部超算Aurora就是采用的Xe_HPC核心。
从英特尔提供的技术信息上看，Xe_HPC的封装工艺用上了FOVEROS 3D和CO-EMIB 2D/2.5D两种封装。有意思的地方在于，其中基本单元采用了Intel 10nm SuperFin，缓存单元将采用Intel 10nm SuperFin增强版，而互联/IO单元则是确认将外包，运算单元还没有公布，据悉有可能将会采用7nm工艺，但是如果7nm工艺无法完成，那么也可能会外包给台积电或三星。
对于为什么会采用多种制程和外包，英特尔也给出了答案，首先是架构设计的原因，其次就是英特尔的7nm制程遇到了不少的技术问题，需要更多的时间解决，预计要延期6个月才能正式完成，而Xe_HPC最晚在明年就必须交付，所以英特尔已经没有更多的时间去完善工艺了。
